用n位全加器實(shí)現(xiàn)兩個(gè)n位操作數(shù)各位同時(shí)相加，這種加法器稱(chēng)為并行加法器。并行加法器中全加器的個(gè)數(shù)與操作數(shù)的位數(shù)相同。

算術(shù)邏輯單元(ALU)既能完成算術(shù)運(yùn)算也能完成邏輯運(yùn)算，是微處理器芯片中的一個(gè)十分重要的部件。但從基本算術(shù)運(yùn)算的實(shí)現(xiàn)，我們可以看到所有的加、減、乘、除運(yùn)算最終都能歸結(jié)為加法運(yùn)算。在ALU完成的操作中，邏輯操作是按位進(jìn)行，各位之間彼此無(wú)關(guān)，不存在進(jìn)位問(wèn)題，這使得邏輯運(yùn)算速度很快，且是一個(gè)常數(shù)，不需進(jìn)行過(guò)多的優(yōu)化工作。但對(duì)于算術(shù)操作來(lái)說(shuō)，因?yàn)榇嬖谶M(jìn)位問(wèn)題，使得某一位計(jì)算結(jié)果的得出和所有低于它的位相關(guān)。因此，為了減少進(jìn)位傳輸所耗的時(shí)間，提高計(jì)算速度，人們?cè)O(shè)計(jì)了多種類(lèi)型的加法器，如行波進(jìn)位(RIP)加法器、跳躍進(jìn)位加法器(CSKA：Carry-SKip Adders)、進(jìn)位選擇加法器(CSLA：Caurry-SeLect AdderS)、超前進(jìn)位加法器(CLA：Carry-Lookahead Adders)等。它們都是利用各位之間的狀態(tài)(進(jìn)位傳遞函數(shù)P、進(jìn)位產(chǎn)生函數(shù)G等)來(lái)預(yù)先產(chǎn)生高位的進(jìn)位信號(hào)，從而減少進(jìn)位從低位向高位傳遞的時(shí)間。

并行加法器中全加器的位數(shù)與操作數(shù)的位數(shù)相同，可同時(shí)對(duì)操作數(shù)的各位相加。影響運(yùn)算速度的主要是傳遞進(jìn)位信號(hào)的邏輯線路(即進(jìn)位鏈)。根據(jù)進(jìn)位鏈的不同處理方法，并行加法器又分為行波進(jìn)位(RIP)加法器、先行進(jìn)位加法器(CLA：Carry-Lookahead Adders)、進(jìn)位選擇加法器(CSLA：Carry-SeLect Adders)和跳躍進(jìn)位加法器(CSKA：Carry-SKip Adders)等。

行波進(jìn)位加法器是將n個(gè)一位全加器串接起來(lái)進(jìn)行兩個(gè)n位數(shù)的相加，進(jìn)位是采用串行進(jìn)位的方法來(lái)實(shí)現(xiàn)的，即本級(jí)的 作為下一級(jí)的 參與加法運(yùn)算。其邏輯表達(dá)式為：

同時(shí)

所以，串行進(jìn)位鏈的總延遲時(shí)間與字長(zhǎng)成正比，字長(zhǎng)越長(zhǎng)，延遲時(shí)間就越長(zhǎng)。假設(shè)每一級(jí)全加器的延遲時(shí)間為dt，則n位RIP加法器的進(jìn)位總延遲為ndt。

根據(jù)進(jìn)位計(jì)算公式 ，可以知道進(jìn)位信號(hào)的得出需要依賴(lài)前級(jí)的進(jìn)位信號(hào)，如果不考慮前級(jí)進(jìn)位 的值，而同時(shí)計(jì)算出當(dāng) =0和 =1時(shí)向第i+1位的進(jìn)位值，則所有位的進(jìn)位與結(jié)果可以同時(shí)計(jì)算，等真正的進(jìn)位信號(hào)產(chǎn)生之后，再利用它選擇出正確的結(jié)果，這種加法器就是選擇進(jìn)位加法器。它是通過(guò)提高計(jì)算的并行性來(lái)改進(jìn)加法器的速度的。在實(shí)際的選擇進(jìn)位加法器中，為了減少等待時(shí)間，總是將n位分成K段，其中第k個(gè)段中有 位。劃分后的每個(gè)段內(nèi)安排兩個(gè)加法器，同時(shí)計(jì)算向這一段的最末位的進(jìn)位 是0和1兩種情況下的和，這樣各段的計(jì)算是并行的。通常這個(gè)延遲是：

一般來(lái)說(shuō)，對(duì)基本的選擇進(jìn)位加法器進(jìn)行合理的分段可以有效地降低延遲。例如，在最低兩位(第0和第1位)采用基本的行波進(jìn)位加法器，第2位和第3位再使用進(jìn)位選擇加法器，假定MUX的延遲與一級(jí)進(jìn)位鏈的延遲相當(dāng)，那么下一個(gè)選擇進(jìn)位模塊的長(zhǎng)度應(yīng)該為3(第4、5、6位)。因此，進(jìn)位選擇模塊開(kāi)始的位數(shù)為2、4、7、11、16等等。在這種情況下，加法器的延遲正比于所選擇進(jìn)位模塊的數(shù)目。

影響加法器速度的關(guān)鍵因素是進(jìn)位信號(hào)產(chǎn)生和傳遞的時(shí)間，所以要想提高加法器的速度，就必須盡可能的縮短進(jìn)位時(shí)間，即改進(jìn)進(jìn)位方式。超前進(jìn)位加法器的特點(diǎn)是各級(jí)進(jìn)位信號(hào)同時(shí)產(chǎn)生，大大減少了進(jìn)位產(chǎn)生的時(shí)間。其進(jìn)位產(chǎn)生的邏輯表達(dá)式為：

從上面的表達(dá)式可知：所有各位的進(jìn)位都不依賴(lài)低位的進(jìn)位，每一位的進(jìn)位可同時(shí)產(chǎn)生。若不考慮 、 的形成時(shí)間，則n位超前進(jìn)位加法器的進(jìn)位總延遲為 ，與字長(zhǎng)無(wú)關(guān)。但隨著加法器位數(shù)的增加， 的表達(dá)式會(huì)越來(lái)越長(zhǎng)，電路結(jié)構(gòu)會(huì)越來(lái)越復(fù)雜，而且將受到元器件扇人系數(shù)的限制，所以完全采用并行進(jìn)位是不可能的，實(shí)際上通常采用分組并行進(jìn)位來(lái)實(shí)現(xiàn)。即把n位字長(zhǎng)分為許多小組(每組通常4位)，在組內(nèi)實(shí)現(xiàn)先行進(jìn)位，在組間既可采用RIP進(jìn)位，也可采用先行進(jìn)位。一般地，把組內(nèi)并行，組間串行的方式稱(chēng)為單級(jí)超前進(jìn)位加法器；把組內(nèi)并行，組間并行的方式稱(chēng)為多級(jí)超前進(jìn)位加法器。如16位二級(jí)超前進(jìn)位加法器在實(shí)現(xiàn)時(shí)首先將16位劃分成四組，每組四位，第一組產(chǎn)生 ，不產(chǎn)生 ；第二組產(chǎn)生 ，不產(chǎn)生 ；第三組產(chǎn)生 ，不產(chǎn)生 ；第四組產(chǎn)生 ，不產(chǎn)生 ；其余幾個(gè)C值用以下公式產(chǎn)生：

超前進(jìn)位加法器雖然速度很快，但它硬件支出較大。跳躍進(jìn)位加法器就是在行波進(jìn)位加法器的 - 路徑中，通過(guò)增加旁路邏輯來(lái)加速加法器中的進(jìn)位傳遞。可以將被加數(shù)分成k位大小相等的組，在組內(nèi)，進(jìn)位是以行波進(jìn)位的方式傳遞，利用一個(gè)位組內(nèi)部的進(jìn)位傳遞信號(hào)實(shí)現(xiàn)是否對(duì)進(jìn)位輸入進(jìn)行旁路的判斷， 。如果組內(nèi)所有的Pi信號(hào)都是1，則進(jìn)位跳旁路的條件成立，進(jìn)位信號(hào)通過(guò)旁路邏輯傳遞，這可以看作是“跳躍”過(guò)了本來(lái)是串行經(jīng)過(guò)的行波進(jìn)位鏈的某些位，這就是跳躍進(jìn)位加法器名稱(chēng)的由來(lái)。在跳躍進(jìn)位鏈中，假定最低位的進(jìn)位Cn為0，最壞情況可能發(fā)生在以下兩種情況：一是行波進(jìn)位的最壞情況，這時(shí)進(jìn)位從一個(gè)組的最低位產(chǎn)生，傳遞到下一個(gè)組的最高位(不再向更高位傳遞，也就是該位的進(jìn)位傳遞邏輯為0)，跳躍進(jìn)位邏輯不起作用；另一種情況是跳躍進(jìn)位的最壞情況，這時(shí)進(jìn)位從某個(gè)組的最低位產(chǎn)生，經(jīng)過(guò)中問(wèn)的若干組的進(jìn)位跳躍邏輯后進(jìn)入某個(gè)組并傳遞到該組的最高位(不再向更高位傳遞)，這時(shí)跳躍進(jìn)位邏輯和行波進(jìn)位邏輯都起作用，整個(gè)進(jìn)位鏈的時(shí)間就是所有這些情況中的最長(zhǎng)延遲時(shí)間，即 。

16位進(jìn)位跳躍加法器的結(jié)構(gòu)圖如圖所示：

加法器的性能可以從延遲、功耗、面積等方面進(jìn)行分析。具體分析的方法有三種：一是通過(guò)門(mén)級(jí)模擬器來(lái)估算加法器的性能；二是采用標(biāo)準(zhǔn)單元庫(kù)對(duì)每種加法器進(jìn)行邏輯綜合和布局布線來(lái)設(shè)計(jì)電路，然后從版圖中反提取電路參數(shù)，針對(duì)其參數(shù)進(jìn)行電路的模擬，從中得出各種加法器的比較結(jié)果；三是通過(guò)物理實(shí)現(xiàn)在芯片上實(shí)現(xiàn)各種加法器，然后通過(guò)實(shí)際測(cè)量進(jìn)行比較。

下面是加法器的比較結(jié)果：

通過(guò)對(duì)這些并行加法器的比較，可以發(fā)現(xiàn)行波進(jìn)位加法器的速度太慢，但面積很小。選擇進(jìn)位加法器使用的邏輯門(mén)數(shù)、面積較大，而速度的改善不足以補(bǔ)償付出的代價(jià)。延遲功耗積較小且面積相對(duì)合理的是改進(jìn)后的跳躍進(jìn)位加法器和超前進(jìn)位加法器，其中改進(jìn)后的跳躍進(jìn)位加法器的延遲功耗積是最小的，而且它的面積和功耗都比超前進(jìn)位加法器小，所以它具有最好的性?xún)r(jià)比。在物理實(shí)現(xiàn)時(shí)，超前進(jìn)位加法器、跳躍進(jìn)位加法器以及改進(jìn)后的跳躍進(jìn)位加法器的規(guī)則性較好，利于版圖實(shí)現(xiàn)1。